## PATENT ABSTRACTS OF JAPAN

(11)Publication number: 01-243462

(43)Date of publication of application: 28.09.1989

(51)Int.Cl. H01L 27/14 H04N 5/335

(21)Application number: 63-069372 (71)Applicant: HITACHI LTD (72)Inventor: OZAKI TOSHIBUMI (22)Date of filing: 25.03.1988


KOIKE NORIO

## (54) SOLID-STATE IMAGE SENSOR

(57) Abstract:

PURPOSE: To obtain a scanning circuit having a high degree of integration and high performance and a photoelectric conversion section having high photo- sensitivity by forming an optoelectric transducer into an impurity layer lower in concentration than an impurity layer to which a scanning means is provided.

CONSTITUTION: A scanning circuit section (A-A' section) is formed in CMOS structure composed of an N channel MOS transistor and a P channel MOS transistor. Each transistor is shaped in a P-type well 22 and an N-type well 23 in concentration higher than a P substrate 21. On the other hand, a photoelectric conversion section (B-B' section) is formed in the P-substrate 21 in low concentration. Accordingly, the degree of integration is easily improved by using a microtransistor because the scanning circuit section (A-A' section) is formed into a high concentration impurity layer, and high photo sensitivity is acquired because the photoelectric conversion section is shaped onto the low-concentration substrate.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

Page 2 of 2 Searching PAJ

rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

## (9) 日本国特許庁(JP)

の特許出願公開

# @ 公開特許公報(A) 平1-243462

@Int. Cl. 4 H 01 L H 04 N 27/14 5/335 庁内整理番号

④小開 平成1年(1989)9月28日

A-7377-5F F. -8420-5C

審査請求 未請求 請求項の数 3 (全10頁)

の発明の名称 固体摄像素子

> @特 頭 昭63-69372

総別記号

@H 頤 昭63(1988) 3 月25日

文 犀 崎

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

危発 明 者 小 沖 紀雄

作所中央研究所内 東京都千代田区神田駿河台4丁目6番地

株式会社日立製作所 四代 理 人 弁理士 小川 勝男 外1名

明

1. 発明の名称 固体摄像器子

の出 願 人

2. 特許請求の範囲

1 回一半減体基板上に、配列された複数の光電 変権 岩子と、この光電変換 岩子の信号電荷を読 み出すための走査手段とからなる固体機像素子

において、上記光電変換薬子は上記走査手段の 形成される不動物圏より低機度の不純物層内に

形成されていることを特徴とする団体操像素子。 2. 同一半減体拡板上に、配列された複数の光電

変換素子と、この光電変換素子の信号電荷を増 紅して炒み出すための増幅同路とからなる固体 攝像器子において、上記哨幅回路の電源線もし くはグランド線が上記学導体蒸板と同一学導体

**基板内で接続されていることを特徴とする固体** 杨俭 岩子。

3。同一半導体蒸板上に、2次元状に配置された 光電変換素子と、この光電変換素子の信号を読 み出すための走査手段とからなる2次元状の固 体操像素子において、上記光電変換素子がn型 不載物層内に形成されることを特徴とする関体

摄像崇子。 3、 税明の詳細な説明

[飛業上の利用分野]

本発明は、固体操像装置に係り、特に高感度。 低スメアを実現するのに好遊な固体撮像装置に関

するものである.

[従来の技術]

従来、 2 次元箇体操像装置の代表的な一種とし TMOS 部間体格偽装置が知られている (M. Aoki et al: アイエスエスシーシー・ダイジエス ト・オブ・テクニカル・ペーパーズ、p26, Fed. 13、1980)。上記從来按捺は第10回に示 すような同路構成によつている。第10回におい て、1は2次元状に配置されて光間変換を行う光 世変推惑子(ホトダイオード)、2は各行を選択

する系直走査団路、3は無直走査団路2からの選 祝信母を各乗直スイツチに導く飛直ゲート線、4 は重直走査回路2からの選択信号により開閉する

#### [発明が解決しようとする課題]

上記MOS型関係機像消子は、水平スインチ6 が開閉する際に水平スインチ6の熱煙音により発生するKTC健音、65 びに、高速の水平走室に伴い必要となる外部広帯域増配署7の競音の2点についての配度がされていない。その結果、機管が大きく、信巻対機音比(以下S/N比という)

図を示す、関中1~6、8及び9は第10回のも のと関一のものである。71は各重直信号線の電 位を検知増幅するための前置増幅回路、72は前 競増幅団路71を高利得領域に設定するための自 己パイアススイツチ、74はカツプリング容量、 73は帰漢容量、75はクランプスイツチ、12 はユニイテイゲインパツファアンプ、13~17 はオフセツトをキヤンセルしたユニイテイゲイン パツファ(Y.A.HAOUE et al: アイ・イー・イー・ イー・ジャーナル・オブ・ソリツドステイト・サ ーキット Vol.SC-14, pp.961-969,Dec.1979 (IEEE J.Solid-State Circuits, Vol. SC-14 np. 961-969、Dec.1979))を構成しており、13 はメモリ容量、14はメモリ容量13への信号券 き込み用サンブルホールドスイツチ、15は信号 読み出しスイツチ、16は各セツトキヤンセルの ためのスイツチ、17は出力パツフアアンプ。 18,19は各アンプの電源線ならびにグランド 線である。 躺子OUT1, OUT2は出力煸子で ぬ子♡。にはユニィティゲインパツフアアンプの

が低いという問題があつた。さらに、一次平走窓 期間中に光の漏れ込み等により重直信号級自内に 発生する余割電源によるスメア現象に対しての考 虚がなされておらず、高照皮造像時、即ち、明る い被写体を写したとに再生面の上下に白く尾を 別いたような輝線が基生し、画質を考しく劣化す るという問題があった。

これに対して、重流信号線8ごとに重直信号線8の電位と検知し、増配する増配回匙、系元 円 等線をリセットするリセットスイツチを積え、リ セット後の型の重流信号線8の電位と、信号がある場合の当底信号線8の電位と成分を砂塊にの対した出力する手段(以下相限2重サンプリング回路という)を設けることにより、低級 発化と低スメア化を関つた固体接換刷子と、本成 規明者等は過度している(特別可62-128123号)。 第10回から第13回はこの瞬の固体接換刷子の一例の動作を説明する。以下これを固に 使つて説明する。

第11回は、団体操像崇子の実施例の回路構成

動作に必要なパイアス電圧が端子Vo、Vsにはア ンプの電流電圧とグランド電圧がかかる。また第 12回は第11回の楽子を駆動するためのパルス タイミングを示している。S1~S5は第11回 の各端子にかかる電圧である。なお、本実施例は、 各スイツチがNチヤネルの場合であり、Pチヤネ ルの場合はクロツク信号の概性を反転したものと すれば良い。さらに、第13回は第11回の破線 で囲まれた光電変換部の一部BB′の断面図と、 光電変換部以外の走査回路部の一部AA′の斯甾 園を示す。図中、21はp-型務板、22はp型 ウエル、23はn型ウエル、24はn+拡散別、 25はp+ 拡散層、26はゲートポリシリコン、 2.7はホトダイオードn- 拡散灯、2.8はホトダ イオードp+ 拡散層、29はフイールド拡散層。 30はフィールド酸化煤、31は層隔絶縁膜、 3 2 - 1 はアンプ 骶瀬 アルミ配線、 3 2 - 2 はア ンプグランド第1周アルミ配線、32-3は焦直 信号線アルミ配線、33は別問絶線膜、34は端 光用第2層アミル配線、35は保護膜である。以

#### 下、本実施例の動作を説明する。

水平ブランキング期間に入ると、まず、信号電 荷がなく、スメア電荷だけがある時の各行の直流 出力電圧をユニイティゲインバツフアのメモリ容 ±13−1に読み出す、S1, S2, S3, S5 の電位が高くなり、スイツチ72,75,14-1。16が開く。このとき、重直信号級8はりセ ツトされるとともに、前間増幅器71は高利得領 域にパイアスされる。また、ユニイテイゲインバ ツフアアンプ12の入力端子はバイアス電圧∇▽ にリセツトされる。更に、出力バツフアアンプ 17の入力端子電圧は、出力パツフアアンプ17 のオフセツト電圧になる(第12回のtょ)。つ ぎにスイツチ72が閉じ、前置増幅器71が活性 化される。この時、kTC雑音により電直信号線 は V 。 だけゆらぐが、スイツチ75が開いている ためにバツファアンプ12以降にはこの雑音は伝 わらない(第12回のtェ)。この後スイツチ 75が閉じユニイテイゲインパツフアアンプ12 が活体化され、この時刻以降の重直信号線8の電 位変動が前置増模器71とカツプリング容量74、 ユニイテイゲインパツフア12を介して、メモリ 容量 13-1に伝達される (第12回の ta)。 この後、Taiだけ時間が緩過した後、スイツチ 14-1が閉じ、信号電荷がなく、スメア電荷だ けがある時のパツフアアンプ12の直流出力電圧 がメモリ容量13-1の片側の電框に保持される ことになる (第12回の ta)。 阿様にして、信 号電荷とスメア電荷のある時の直流出力電圧をユ ニイテイゲインパツフアのメモリ容量13-2に 読み出す。すなわち、スイツチ72,75,14 --2 が開いて垂直信号線 8 およびパツフアアンプ 12の入力端がリセツトされる。その後、スイツ チ72、75が順に閉じた後、垂直走査回路2に より選択されたある垂直ゲート線3の電位が高く なり、垂直スイツチ4が開き、ホトダイオードよ り重直信号級8に信号電荷が送られる。スイツチ 75が閉じてから時間Taxを経過したのちスイツ チ14ー2が閉じ、信号電荷とスメア電荷のある 時のユニイティゲインパツファアンプ12の直流

出力電圧が、メモリ容量13-2の片線の電紙に 保持されることになる。この後に、スイツチ16 が閉じ、メモリ容量13-1並びに13-2のも う片側の電機には出力パツファアンプ17のオフ セツト電圧が保持されることになる。

本平定変期間に入ると、条メモリ客量に保持されたユニイテイゲインパツフアアンブ12の信号とスメア電荷のある時と信号が 熱力 はいかしまれる。 また、 1 列の水平スイツチ6-2と 試み出しスイツチ15-2 が 観音 と 3 クロイッチ 6 クロイン 7 クロイン 7 クロイン 7 クロイン 8 クロイン 8 クロイン 7 クロイン 9 のにより、 1 カースインチ6-1と 1 みにした 1 カースインチ6-1と 1 みにした 1 カースインチ1-1 中毒 2 本子の 1 カーに 4 赤子の 1 カーの 7 の 1 カーの 1 カーの

ジク分遅延させ、 端子〇UT2の出力電圧との差 をとると、スメフ電荷による無度信号線の電位変 動へ混入しない、 裏の信号成分を得ることができ る。

木出梅州によれば、紫南信号線8ごとに相関2 重サンプリング回路を設けることにより、従来の MOS型団体撮像素子の一つの主雑音源である k T C 総音の進入しない信号出力を得ることがで きる。また、増幅回路を重直信号線8ごとに設け ることにより、増幅回路の動作に必要な帯域を従 来君子の増幅回路に必要とされた帯域より低くで 参、従来妻子のもう一つの主雑音源である増額器 の雑音を大幅に低減できる。この結果、高S/N 化を図ることができる。さらに、信号に混入する 余剰 世帯の発生時間は自己パイアススイッチ72 が閉じてから、サンプルホールドスイツチ14が 閉じるまでの時間となり、従来の一水平走査期間 に対し、大幅に低波でき、かつ、スメア電荷によ る垂直信号級の電位変動と、スメア電荷と信号電 荷による飛道信号線の電位変動を独立に読みだし、 その差をとることによりスメアの混合しない真の 信号を得ているので、低スメア化が可能となって いる。

ところで上記団体操像業子においては、以下の 3点についての考慮がなされていない。以下、各 点について説明する。

第1に第3回に示す標に、上記回体駆像素子に おいては世末のMOS別当子と同母光電変換節一 セ プロ形態の同一機性を持つトランとスタは関体 ・ウェル222向に形成される。ところで、 ・検 着子の多質単化、高性能化は、走室回路部、機械 類な土油を持つMOSトランジスタを使用し 鉄様 変を上げることにより実現される。 集積値 11 に が従っている上側部が別によれば、大変回路が が従っている上側部が別によれば、大変回路が が成ってなるとMOSトランジスタの形成されウ よが、大変ををしていると、 が成っていると、 が成っていると、 がしていると、 がしている、 がしていると、 がしている、 がしている、 がしていると、 がしている、 がしている。 がしている。 がしている、 がしている。 がしている。 がしている、 がしている、 がしている。 がしている、 がしている。 がしないる、 がしている。 がしている。 がしている、 がしている、 がしている、 がしている、 がしている、 がしている、 がしている。 がしている、 がしている。 がしている、 がしている。 がしている、 がしている、 がしている。 がしている、 がしている。 がしている。 がしている、 がしている、 がしている、 がしている、 がしている。 がしている。 がしている。 がしている。 がしている。 がしている、 がしている、 がしている、 がしている、 がしている、 がしている、 がしている。 がしている、 がしている、 がしている、 がしている、 がしている、 がしている、 がしないる、 はている。 はている、 はている、 はている、 はている、 はている、 はている、 はている、 はている、 はている、 エル漁成の上昇により、ホトダイオードの周りに 形成される空芝層軽は1 2 √√k に小さくなる。こ の結果、光電変換効率すなわち、光感度の低下が 生じる。

すなわち、微細化技術の使用は集積度向上には

#### 型集積回路一般に共通である。

第3に、従来の関体機像素子と同様に第13回 に示すように光電変換部はp型不純物層に形成さ れている。この結果、以下の2点の問題が生じる。 類1に乗直信号線を形成する第1層アルミ配線に 接続される拡散層24はm+ 不純物層;垂直スイ ツチはnチヤネルMOSトランジスタとなつてい る。また、一般のnチヤネルMOSトランジスタ と同じく、妻子分離領域は、厚いフィールド酸化 膜30とその直下の高濃度のフィールドp+ 拡散 閉29により形成される。このため、拡散閉24 とフィールドp+拡散層29の間(図示X)に、 単位面積当たりの容量値の大きいn+-p+接合が 形成され、この部分の容量値は全垂直信号線容量 の20~30%以上を占めている。一方、本願発 明者等の解析によれば、上記個体摄像素子のラン ダム修音は、希道信号線容量Cv に対してCv1/2 ~∇v<sup>8/4</sup>の依存性を示す。すなわち、光電変換部 をp型不純物層に形成したために、垂直信号線容 量が大きくなり、ランダム維音が大きくなりS/

N比が小さいという問題が発生している。第2に、 信号電荷となるのは、P型の不動物層中の少数キサ く、発生したキヤリアが静接するホトダイオード にも混入し、解像皮が劣化するという問題がある。 特に、高精細溶子の様に国海ピツチが小さくなる 場合にはこの問題は重要となる。なお、以上2つ の問題点は、MOS型後像オ子一般に共通する課 類である。

る電圧降下という問題はアナログ信号を扱うKOS

本発明の目的は、以下の3点である、第1に MOS型。CCD型限力ず一般の設備業子におい 存無機能力の高性能の走衰回端と高い地震が 力労電震機能を仓柱持つ遺像業子を実現する。第 2に、増軽器を内蔵するアナログ機機回落、特に 個体機像素子において電源線、グランド級におけ 電圧降下を助ぎ、増軽器の誤動件をなくす。第 3に、MOS型盤乗昇子において蛋質の与総容量 を小さくすることによりランダム機音を経滅し、 第3/N化を図り、かつ、高解像原例性を達成する。

#### (課題を解決するための手段)

上記第1の目的は、走変回路部を高濃度不純物 別内に、光電変換部を性濃度不統物例内に形成す ることにより逆成される。また、上記第2の目的 は、増幅感の電源線もしくはグランド線を半導体 落板と満子内で接続することにより、速成される。 さらに、上記第3の目的は、光電変換部をn 型不 報制層内に形成することにより、達成される。 (世間)

第1に、走空回路を比例館小開に使い高温度不 純物層中に形成することにより、微規則のSトラ ンジスタを使用し、走室回路を高機能を低後であ ることができる。一方、先移変換部を低後で不明 初用中に形成することにより、ホトダイオード所 辺の空芝層を伸ばすことができ、光悠度を向上す ることができる。これにより、高強財産性能を符 つ走室回路と、高れにより、高強財産性能を符 つ走室回路と、高れにより、高強財産性能を符 で検問の経験機制を実現できる。

第2に、アンプの電源級あるいはグランド線を 半導体基板と※子内で接続することにより、アン ブ動作電流は半導体表面に配関された配線層では なく基板より、蓋面に洗れる。各アンプの動作電 流は小さく、かつ、蓋面までの落板の付っ が減 かさいために、各アンプの電源線もしくはグラン ド線までの電圧降ではかさく、アンプの製剤作を 動ぐことができる。

第3に、光電製機能を n 型不頼物剤所に形成す ることにより、まず地電酸機能に形成されるトラ シジスタを p チャネルとすることができる。これ により、フィールド部に高濃度の拡散別を設ける ことなく、海子分離が可能となり、循直信号級容 豊を小さくし、ランダム雑音を低減できる。さら に、信号電荷を拡散皮の短いホールとでき、高解 機成物性を持ることができる。

#### (実施例)

以下、第1の本発明の一実施例を第1階により 裁明する。第1個において、21~35は第13 個と同じである。本実施例では、走査回路で 一人が、節)は、nチヤネルMOSトランジスタと pチヤネルMOSトランジスタで構成される

本MOS構造になつている。各トランジスタはト 無複21より濃度の高いp型ウエル22と1型ウ エル23内に形成されている。一方、光電接換部 (カーB'部)は、濃度の低いp- 海破21内に 形成されている。本実施例によれば、走業回路部 は高濃度不純物層内に形成されるので横断トラン ジスタを用い、高葉観化を容易に固ることがで高い 光電度機能は低温度素板上に形成されるので高い 光電度機能は低温度素板上に形成されるので高い 光電度機能に特別なて着めを形成する必要がない ので、工程数も従来と全く同様にできるという利 止れている。

なお、本実施例では抹扱がp型の場合を述べた がn型の場合も各不純物層の機性を逆にすれば金 く同様である。

さらに、走空回路部がcMOS標流の場合を途べたが、nMOSだけで構成される場合でも、 pMOSだけで構成される場合でも本発明の効果に変わりはない。

また、光電変換部に基板より濃度が高く、かつ

走室回路都より促譲皮の系板と同型不動物層からなるウエル層を形成してもよい。この機な演用 値。4)において、a は路板21の上部に設けた 板と同型かつ路板より不動物。強度の強い不動物形成 である。この層はp型不動物の拡散によつて形象 してもよいし、或いは基板21の上部にエピジタキ シセル成長によって形成するようにしてもよい。 ない。2。23は各々不動物層。より譲渡の前い いりウエル、ドウエルである。ここで、各不動物 層の課さは必要とする分光感度特性。射圧等の観 点から所限の低に選べばよく、Wpn=Was。Wpn Was。或いはWpn=<Wasca だが何なる関係に設 定してもよい。

第2回(b)においてりは店板預能で発生した 電荷が光電度機気域に入込み、スメア、時電流、 解像度の劣化などが発生するのを防止するために 設けた不動物層である。この埋込み層は旅程と同 取つつ埋込み高板より不動物機度が高層であり、 本層より関節で発生した電荷は太陽と海ばの作る 電位成就によって本層より上部に敵殴することは できなくなる。本層の深さも必要とする分別の成 物性等から所領の低に選べばよく、Woo≥Wao。 Weo≪Wacなど知何なる関係に設定してもよい。 また、本層は光電変換領域だけでなく完全回路領 域まで改数し調子全体に変つて設けるようにして も支配はない。

つぎに、那1の木是明の他の実施所に取る頃に より説明する。22~35は第13回と同じであ る、41はn型系板、42はp-ウエルである。 本実施例では、光電変養器(B-B'部)は落板 とは逆様性を持ち、かつ走変囲解部より濃度の低 いウエル内に形成される。本実施例によれば、高 様性な走産回路と高い光感皮を持つ過食消子を実 現できる。

なお、基板がp型の場合も各不純物際の機性を 逆にすれば全く同様である。

さらに、走変回路は n M O S だけあるいは p M O S だけでもよい。

なお、以上の第1の本発明の実施例はMOS型

の場合を述べたがCCD製造像素子にも適用できることは育うまでもない。

第4回に、第2の本発明の実施例を示す。図中、 21~35は第13図と同じである。本実施例で は、走査回路部のり型ウエル22内に形成される nMOSトランジスタのソースに接続されたアン プグランド線44は茶板コンタクトャ+ 贈43を 介しn 型ウエル 2 2 p - 型基板 2 1 に接続される。 このコンタクトは水平方向に並んだ各アンプごと に切けられる。 世類終32-1よりアンプを構成 する各トランジスタを貫通して流れる電流はアン プグランド級44搭板コンタクトp+ 暦43,p 型ウエルを経てp- 拡板に流れ裏面に到達する (図中矢印で示す)。 蒸板コンタクトp+ 層から **本丽までの抵抗は小さく、かつ流れる電流もアン** プー段分であるので、この間の電圧降下は無視で きるほど小さい。したがつて、本実施領によれば、 グランド線における電圧降下を防ぎ、アンプの鉄 動物を貼ぐことができる。また、グランド線44 を水平方向に走らせる必要がなくなり、素子の高

## **類積化にも有効である。**

なお、本実施例においては、p 基板の場合を述べたが、n 基板の場合は、 基板電圧が選子の中で 最大となるので、アンプ電源線と基板を接続すればよい。

第5回に、第2の本発明の他の実施例を示す。 図中、21~35 に第13回と、43,44 は第 4回と同じである。アンプ電源線32-1は、ス ルーホール45を介して、走室回路部の設備作を 防ぐために設けられた避光用第2層アルミ配線に 接続される。この結果、本実施例では面積の増加 なく電源級の幅を近げることができ、電源線にお ける標体部下がきる。

なお、グランド線でも同様な効果が得られるこ とは言うまでもない。

また、第2の本発明は、固体撮像素子に限らず、 アンプを有するアナログ信号を扱う集積回路一般 に適用できる。

第6図に、第3の本発明の実施例を示す。図中、 25,26,30~33,35は第13図と同じ で51はn- 基板、52はホトダイオードp- 拡 散層、53はホトダイオードn- 拡散層である。 光電波過距はn 超ペイオードn・ 拡散層である。 光電波過距はn 超減に高速度不純物質を形成する。 要がない。この結果、来実施制では、整直信号線 32-3に接続されるp- 拡散層間には両側が高 速度の接合が形成されることがなく、態度信号線 容量を小さくでき、ランダム維音を経験できる。 さらに、信号程常は、n 基板中の少数キャリアで あるホールとなり、電子に比し拡散及が知いため に、高い解像数料性を持ることができる。

なお、n ◆ 拡散層 5 3 はなくてもよい。p − 拡 散層 5 2 の下部に形成されてもよいし、拡散層 5 2 は高濃度層であつてもよい。

 に第2層アルミ配線を用いることにより、配線と 落板間の絶縁層の厚さもを厚くでき、態直信号線 容量を小さくし、さらに、ランダム雑音を低減で きる。

さて、第6図並びに第7図の実施例で示した上 部に挑板と同様性の高濃度層を有した挑板と遊径 作の低濃度拡散層により構成されたホトダイオー ド構造は、時電流が低く、信号読み出し時に空乏 化するためにリセツト雑音が発生しないというす ぐれた特性を持つている。しかし、CCD型素子 では低濃度拡散層が読み出しポリシリコンゲート 下に入る部分にポテンシャルの井戸が発生し残像 の原因となる。これに対して本発明で述べた構造 の特に読み出しゲートのホトダイオードとは源の 部分(以下、読み出し部)に借号電荷と同振性の 多数キャリアが存在している場合には、読み出し ゲートのオン時間位を読み出し部間位より低くす ることにより、この問題を解決できる。以下、第 8 図により説明する。 第8 図 (a) は、第7 図と 同じ光電変換部の断面図、同図 (b) (c) (d) はそれぞれ信号能荷弥稚時、信号読み出し時、信 長坊み出し終了時の各部の信号電荷 (ホール) に 対する電位を示す図である。図中Qs,Qxは信号 武荷と飛宿電荷を示す。以下、動作を説明する。 信号電荷物積時には、ホトダイオードには残留電 荷Q。と信号電荷Qsが剪積され、垂直信号線に は情景電荷と間接性の多数キヤリヤが存在してい る (数8回 (a))。信号級み出し時には、読み 出しゲートオン時間圧が垂直信号線電位より高く なり、残留難荷Q。は、同図(a)のYに示す低 適度拡散層 5 2 が読み出しゲート下に入つた部分 に形成されるポテンシヤル井戸に入り、信号電荷 Qsは大きな容量を持つ重直信号線内に広がる (第8図 (b))。ついで、読み出しゲートがオ フすると、ポテンシヤル井戸内の残留電荷Q。だ けが再びホトダイオードに戻る(第8図(c))。 2.次元間体操像書子においては、以下の助作がく り返されるが、残像の原因となるポテンシヤル井 戸内に存在する提前間荷Q。は、常にホトダイオ ードとポテンシャル井戸間を往復するだけで、何

ら第子外部に開き出されることはない、使つて、 使来CCD型消子で問題となった残ぽは発生する とはない。なお、本実施例で述べた効果は、キ ヤリアの様性によらず適用できる。また、ホトダ イオード上部に基挺と同様性の高機改所を有して いなくてもよい、さらに、読み出し即が患責債等 報でなくても、信号と同様性の多数キャリアが存 在していればよい。

類9回に類3の水発明の別の実施料を示す。本 例は、各面潔ごとに増幅器を持つ照体機を混子 (女声線か:1986年テレビジョン学会全囚大 会予構集pp51-pp52)本規制を潤用した 例である。図中、25,30,31,33,35 は増11回と同じ、51はn-個落板、25-1 はp+ホトダイオード拡散層、26-2は増料 ドライバトランジスタゲートポリシリコン、26 -3はリセットトランジスタゲートポリシリコン である。本実施制にお明なたれているために、 MのSトランジスタが内にし1/f接着が小さく 低競音化が図れる。たお、本実施例は、各図ごと に設けられた増報器の具体的形態によらずドライ パトランジスタがpMOSであれば適用できる。 なお、第3の本発明はMOS型。 国排機報覧満 子ばかりでなく、CCD配消子に適用することに 解像度向上を図ることができる。

#### (発明の効果)

第1の本発明によれば、走査国務部を高集積化 し、かつ、光電変換部における光感度を高くする ことができるので、多面漏かつ高速度な関係 凝 瀬子を実現できる。第2の本発明によれば、アン プの電質験あるいはグランド線における電圧降下 を小さくできるので、瀬子に内蔵されたアンプの 識動作を防ぐことができる。第3の本発明によれ ば、垂直信号級容量を小さくし、かつ、拡散長の 短いボールを信号電荷として使えるので、近ラン タルボールを信号電荷として使えるので、近ラン な。


#### 4. 図面の簡単な説明


第1回は第1の本発明の一実施例の走査回路部


# 特閒平1-243462(8)

と光電変換部の断面構造を示す図、第2回及び第 3 図は本第1の本発明の他の実施例の走査回路部 と光電変換部の断面構造を示す図、第4回は第2 の本発明の一実施例の走査回路部の断面構造を示 す図、第5回は第2の本発明の他の実施側の走査 回路部の断面構造を示す図、第6図は第3の本発 明の一実施例の光電変数部の断面構造を示す図、 第7回及び第9回は本第3の発明の他の実施例の 光電変換部の斯面構造を示す図、第8図は光電変 換部の断面構造と残留の発生しない駆動法を説明 するための電位分布を示す図、第10回及び第 1 1 図は従来のMOS型間体操像 妻子の回路機成 を示す図、第12回は第10回の妻子の駆動パル スのタイミングチヤートを示す回、毎13回は気 9回の素子のA-A'B-B'の断面図である。 2 1 ··· p - 其板、2 2 ··· p 型ウエル、2 3 ··· n 型 ウエル、24 ··· n + 拡散層、25 ··· p + 拡散層、 26…ゲートポリシリコン、27…ホトダイオー ドn- 拡散期、28…ホトダイオードp+拡散期、 …フイールドp+ 拡散層、30…フイールド

代理人 弁理士 小川勝興







2 (a)

25

23


A' B


21




zź


42 P-7xIL





43 共植コンタクトP滑 44 アンプアランド配線 45 ZK-K-IL





Ø

51 N-型基根 52 木トダイイ・P 核飲養 53 木トダイトかな散層 54 垂直信号線第2层7以配線。 55 コンアクト用第1項アルド配線

